Целосно објаснување за процесот на производство на чипови (2/2): од нафора до пакување и тестирање

Производството на секој полупроводнички производ бара стотици процеси, а целиот производствен процес е поделен на осум чекори:обработка на обланда - оксидација - фотолитографија - офорт - таложење на тенок филм - меѓусебно поврзување - тестирање - пакување.

Чекор 5: Таложење на тенок филм

За да ги создадеме микро уредите во чипот, треба постојано да депонираме слоеви од тенки фолии и да ги отстрануваме вишокот делови со офорт, а исто така да додаваме некои материјали за да одвоиме различни уреди. Секој транзистор или мемориска ќелија се гради чекор по чекор низ горенаведениот процес. „Тенката фолија“ за која зборуваме овде се однесува на „филм“ со дебелина помала од 1 микрон (μm, еден милионити дел од метар) што не може да се произведе со обични методи на механичка обработка. Процесот на поставување филм кој ги содржи потребните молекуларни или атомски единици на нафора е „таложење“.

За да формираме повеќеслојна полупроводничка структура, прво треба да направиме оџак од уреди, односно наизменично да натрупуваме повеќе слоеви тенки метални (проводни) филмови и диелектрични (изолациски) филмови на површината на нафората, а потоа да го отстраниме вишокот. делови преку повторени процеси на офорт за да се формира тродимензионална структура. Техниките кои можат да се користат за процесите на таложење вклучуваат хемиско таложење на пареа (CVD), таложење на атомски слој (ALD) и физичко таложење на пареа (PVD), а методите кои ги користат овие техники може да се поделат на суво и влажно таложење.

Хемиско таложење на пареа (CVD)

При хемиско таложење на пареа, прекурсорните гасови реагираат во комората за реакција за да формираат тенок филм прикачен на површината на нафората и нуспроизводите кои се испумпуваат надвор од комората. Хемиско таложење на пареа засилено со плазма користи плазма за да ги генерира реактантните гасови. Овој метод ја намалува температурата на реакцијата, што го прави идеален за структури чувствителни на температура. Користењето на плазма може да го намали и бројот на таложења, што често резултира со поквалитетни филмови.

Депонирање на атомски слој (ALD)

Депонирањето на атомскиот слој формира тенки филмови со таложење само неколку атомски слоеви во исто време. Клучот за овој метод е да се заокружат независни чекори кои се изведуваат по одреден редослед и да се одржува добра контрола. Премачкувањето на површината на обландата со прекурсор е првиот чекор, а потоа се внесуваат различни гасови за да реагираат со претходникот за да се формира саканата супстанција на површината на обландата.

Физичко таложење на пареа (PVD)

Како што имплицира името, физичкото таложење на пареа се однесува на формирање на тенки филмови со физички средства. Распрснувањето е метод на физичко таложење на пареа што користи аргон плазма за распрскување на атомите од целта и нивно депонирање на површината на нафора за да формира тенок филм. Во некои случаи, депонираниот филм може да се третира и подобри преку техники како што е ултравиолетовиот термички третман (UVTP).

Чекор 6: Интерконекција

Спроводливоста на полупроводниците е помеѓу спроводниците и непроводниците (т.е. изолаторите), што ни овозможува целосно да го контролираме протокот на електрична енергија. Процесите на литографија, офорт и таложење базирани на нафора можат да создадат компоненти како што се транзистори, но тие треба да се поврзат за да овозможат пренос и примање на енергија и сигнали.

Металите се користат за меѓусебно поврзување на кола поради нивната спроводливост. Металите што се користат за полупроводници треба да ги исполнуваат следниве услови:

· Ниска отпорност: Бидејќи металните кола треба да поминат струја, металите во нив треба да имаат низок отпор.

· Термохемиска стабилност: Карактеристиките на металните материјали мора да останат непроменети за време на процесот на меѓусебно поврзување на металот.

· Висока сигурност: Како што се развива технологијата за интегрирано коло, дури и малите количини метални материјали за меѓусебно поврзување мора да имаат доволно издржливост.

· Производни трошоци: Дури и ако се исполнети првите три услови, материјалните трошоци се превисоки за да се задоволат потребите за масовно производство.

Процесот на меѓусебно поврзување главно користи два материјали, алуминиум и бакар.

Процес на интерконекција на алуминиум

Процесот на меѓусебно поврзување на алуминиум започнува со таложење на алуминиум, примена на фоторезист, изложување и развој, проследено со офорт за селективно отстранување на вишокот алуминиум и фоторезист пред да се влезе во процесот на оксидација. Откако ќе се завршат горенаведените чекори, процесите на фотолитографија, офорт и таложење се повторуваат додека не се заврши меѓусебното поврзување.

Покрај одличната спроводливост, алуминиумот е исто така лесен за фотолитографирање, гравирање и депонирање. Покрај тоа, има ниска цена и добра адхезија на оксидниот филм. Неговите недостатоци се тоа што лесно се кородира и има ниска точка на топење. Покрај тоа, за да се спречи алуминиумот да реагира со силициум и да предизвика проблеми со поврзувањето, треба да се додадат метални наслаги за да се одвои алуминиумот од нафората. Овој депозит се нарекува „бариерен метал“.

Алуминиумските кола се формираат со таложење. Откако нафората ќе влезе во вакуумската комора, тенок филм формиран од алуминиумски честички ќе се залепи на нафората. Овој процес се нарекува „таложење на пареа (VD)“, кој вклучува хемиско таложење на пареа и физичко таложење на пареа.

Процес на интерконекција на бакар

Како што процесите на полупроводници стануваат пософистицирани и големини на уредите се намалуваат, брзината на поврзување и електричните својства на алуминиумските кола повеќе не се соодветни, а потребни се нови проводници кои ги задоволуваат барањата за големината и трошоците. Првата причина зошто бакарот може да го замени алуминиумот е тоа што има помал отпор, што овозможува побрзи брзини на поврзување на уредот. Бакарот е исто така посигурен бидејќи е поотпорен на електромиграција, движењето на металните јони кога струјата тече низ метал, отколку алуминиумот.

Сепак, бакарот не создава лесно соединенија, што го отежнува испарувањето и отстранувањето од површината на нафората. За да го решиме овој проблем, наместо да офортуваме бакар, ги депонираме и офортуваме диелектричните материјали, кои формираат обрасци на метални линии кои се состојат од ровови и виси каде што е потребно, а потоа ги пополнуваме гореспоменатите „шеми“ со бакар за да постигнеме меѓусебно поврзување, процес наречен „дамаскин“. .

Како што атомите на бакар продолжуваат да се дифузираат во диелектрикот, изолацијата на вториот се намалува и создава бариерен слој што ги блокира атомите на бакар од понатамошна дифузија. Потоа се формира тенок слој од бакарно семе на преградниот слој. Овој чекор овозможува галванизација, што е полнење на обрасци со висок сооднос со бакар. По полнењето, вишокот бакар може да се отстрани со метално хемиско механичко полирање (CMP). По завршувањето, може да се депонира оксиден филм, а вишокот филм може да се отстрани со фотолитографија и процеси на офорт. Горенаведениот процес треба да се повтори додека не се заврши бакарната интерконекција.

Од горната споредба, може да се види дека разликата помеѓу бакарната интерконекција и алуминиумската интерконекција е тоа што вишокот бакар се отстранува со метален CMP наместо со офорт.

Чекор 7: Тестирање

Главната цел на тестот е да се потврди дали квалитетот на полупроводничкиот чип исполнува одреден стандард, за да се елиминираат неисправните производи и да се подобри веродостојноста на чипот. Дополнително, неисправните тестирани производи нема да влезат во чекорот на пакувањето, што помага да се заштедат трошоци и време. Електронското сортирање на матрици (EDS) е тест метод за наполитанки.

EDS е процес кој ги потврдува електричните карактеристики на секој чип во состојба на нафора и на тој начин го подобрува приносот на полупроводниците. EDS може да се подели на пет чекори, како што следува:

01 Мониторинг на електрични параметри (EPM)

EPM е првиот чекор во тестирањето на полупроводнички чипови. Овој чекор ќе го тестира секој уред (вклучувајќи транзистори, кондензатори и диоди) потребни за полупроводнички интегрирани кола за да се осигура дека нивните електрични параметри ги исполнуваат стандардите. Главната функција на EPM е да обезбеди измерени електрични карактеристики, кои ќе се користат за подобрување на ефикасноста на процесите на производство на полупроводници и перформансите на производот (да не се откриваат неисправни производи).

02 Тест за стареење на нафора

Стапката на дефекти на полупроводниците доаѓа од два аспекта, имено стапката на производствени дефекти (повисоки во раната фаза) и стапката на дефекти во целиот животен циклус. Тестот за стареење на нафората се однесува на тестирање на обландата под одредена температура и AC/DC напон за да се откријат производите што може да имаат дефекти во раната фаза, односно да се подобри веродостојноста на финалниот производ со откривање на потенцијални дефекти.

03 Откривање

По завршувањето на тестот за стареење, полупроводничкиот чип треба да се поврзе со уредот за тестирање со картичка со сонда, а потоа тестовите за температура, брзина и движење може да се извршат на нафората за да се потврдат соодветните полупроводнички функции. Ве молиме погледнете ја табелата за опис на конкретните чекори за тестирање.

04 Поправка

Поправката е најважниот тест чекор бидејќи некои неисправни чипови може да се поправат со замена на проблематичните компоненти.

05 Точка

Чиповите што паднаа на електричниот тест се подредени во претходните чекори, но сепак треба да се обележат за да се разликуваат. Во минатото, требаше да ги означиме неисправните чипови со специјално мастило за да се осигураме дека може да се идентификуваат со голо око, но сега системот автоматски ги сортира според вредноста на податоците од тестот.

Чекор 8: Пакување

По претходните неколку процеси, нафората ќе формира квадратни чипови со еднаква големина (исто така познати како „единечни чипови“). Следното нешто што треба да направите е да добиете поединечни чипови со сечење. Ново исечените чипови се многу кревки и не можат да разменуваат електрични сигнали, па затоа треба да се обработуваат посебно. Овој процес е пакување, што вклучува формирање на заштитна обвивка надвор од полупроводничкиот чип и овозможување размена на електрични сигнали со надворешноста. Целиот процес на пакување е поделен на пет чекори, имено пила на обланда, прицврстување на еден чип, меѓусебно поврзување, калапи и тестирање на пакување.

01 Пила на нафора

За да исечеме безброј густо наредени чипсови од обландата, прво мора внимателно да го „мелеме“ задниот дел од обландата додека нејзината дебелина не ги задоволи потребите на процесот на пакување. По мелењето, можеме да сечеме по линијата на писар на нафората додека не се одвои полупроводничкиот чип.

Постојат три типа на технологија за пилање нафора: сечење со сечило, ласерско сечење и сечење плазма. Сечилото на коцки е употреба на дијамантско сечило за сечење на нафора, што е подложно на триење на топлина и остатоци и на тој начин ја оштетува нафората. Ласерското коцки има поголема прецизност и лесно може да се справи со наполитанки со тенка дебелина или мало растојание меѓу линиите. Плазма коцките го користат принципот на плазма офорт, така што оваа технологија е исто така применлива дури и ако растојанието помеѓу линиите на писар е многу мало.

02 Прилог за единечна обланда

Откако ќе се одвојат сите чипови од обландата, треба да ги прикачиме поединечните чипови (единечни наполитанки) на подлогата (оловна рамка). Функцијата на подлогата е да ги заштити полупроводничките чипови и да им овозможи размена на електрични сигнали со надворешни кола. За прицврстување на чиповите може да се користат течни или цврсти лепила за лента.

03 Интерконекција

По прицврстувањето на чипот на подлогата, треба да ги поврземе и контактните точки на двете за да постигнеме размена на електричен сигнал. Постојат два начина за поврзување што може да се користат во овој чекор: поврзување на жица со помош на тенки метални жици и спојување со преклопен чип со помош на сферични златни блокови или лимени блокови. Сврзувањето со жици е традиционален метод, а технологијата за поврзување со преклопен чип може да го забрза производството на полупроводници.

04 Калапи

По завршувањето на поврзувањето на полупроводничкиот чип, потребен е процес на обликување за да се додаде пакет на надворешната страна на чипот за да се заштити полупроводничката интегрална кола од надворешни услови како температура и влажност. Откако ќе се направи калапот за пакување по потреба, треба да го ставиме полупроводничкиот чип и епоксидната смеса за обликување (EMC) во калапот и да го запечатиме. Запечатениот чип е конечната форма.

05 Тест за пакување

Чиповите што веќе ја добиле својата конечна форма мора да го поминат и последниот тест за дефект. Сите готови полупроводнички чипови кои влегуваат во последниот тест се готови полупроводнички чипови. Тие ќе бидат поставени во опремата за тестирање и ќе поставуваат различни услови како што се напон, температура и влажност за електрични, функционални и брзински тестови. Резултатите од овие тестови може да се користат за пронаоѓање на дефекти и подобрување на квалитетот на производот и ефикасноста на производството.

Еволуција на технологијата на пакување

Како што се намалува големината на чипот и се зголемуваат барањата за перформанси, пакувањето претрпе многу технолошки иновации во изминатите неколку години. Некои технологии и решенија за пакување ориентирани кон иднината вклучуваат употреба на таложење за традиционални задни процеси како што се пакување на ниво на обланда (WLP), процеси на удар и технологија на слој за прераспределба (RDL), како и технологии за офорт и чистење за предниот дел производство на нафора.

Што е напредно пакување?

Традиционалното пакување бара секој чип да се исече од нафората и да се стави во калап. Пакување на ниво на нафора (WLP) е тип на напредна технологија за пакување, која се однесува на директно пакување на чипот што е сè уште на нафората. Процесот на WLP е прво пакување и тестирање, а потоа одвојување на сите формирани чипови од нафората одеднаш. Во споредба со традиционалното пакување, предноста на WLP е пониската производна цена.

Напредното пакување може да се подели на 2D пакување, 2.5D пакување и 3D пакување.

Помало 2Д пакување

Како што беше споменато претходно, главната цел на процесот на пакување вклучува испраќање на сигналот на полупроводничкиот чип нанадвор, а испакнатините формирани на нафората се контактните точки за испраќање влезни/излезни сигнали. Овие испакнатини се поделени на вентилатор-влез и вентилатор-излез. Првиот во форма на вентилатор е внатре во чипот, а вториот во облик на вентилатор е надвор од опсегот на чипови. Влезниот/излезниот сигнал го нарекуваме I/O (влез/излез), а бројот на влез/излез се нарекува I/O count. Бројот на I/O е важна основа за одредување на методот на пакување. Ако бројот на I/O е мал, се користи пакување со вентилатор. Бидејќи големината на чипот не се менува многу по пакувањето, овој процес се нарекува и пакување во скала на чипови (CSP) или пакување со чип на ниво на нафора (WLCSP). Ако бројот на I/O е голем, обично се користи пакување со вентилатор, а потребни се и слоеви за редистрибуција (RDL) покрај испакнатините за да се овозможи насочување на сигналот. Ова е „пакување на ниво на нафора со вентилатор (FOWLP).“

2.5D пакување

Технологијата на 2.5D пакување може да стави два или повеќе типа чипови во едно пакување, притоа дозволувајќи сигналите да се насочуваат странично, што може да ја зголеми големината и перформансите на пакувањето. Најшироко користен метод за пакување 2.5D е ставање меморија и логички чипови во едно пакување преку силиконски интерпозер. 2.5D пакувањето бара основни технологии како што се преку силиконски визби (TSV), микро испакнатини и RDL со фин тон.

3D пакување

Технологијата за 3D пакување може да стави два или повеќе типови чипови во едно пакување, притоа овозможувајќи сигналите да се насочуваат вертикално. Оваа технологија е погодна за помали и поголеми полупроводнички чипови со I/O. TSV може да се користи за чипови со висок број на I/O, а поврзувањето со жици може да се користи за чипови со мал број I/O и на крајот да формира сигнален систем во кој чиповите се распоредени вертикално. Основните технологии кои се потребни за 3D пакување вклучуваат TSV и micro-bump технологија.

Досега целосно се воведени осумте чекори на производство на полупроводнички производи „обработка на обланда - оксидација - фотолитографија - офорт - таложење на тенок слој - меѓусебно поврзување - тестирање - пакување“. Од „песок“ до „чипови“, полупроводничката технологија изведува вистинска верзија на „претворање камења во злато“.

VeTek Semiconductor е професионален кинески производител наТантал карбид облога, Силициум карбид слој, Специјален графит, Керамика од силициум карбидиДруга полупроводничка керамика. VeTek Semiconductor е посветен на обезбедување напредни решенија за различни SiC Wafer производи за индустријата за полупроводници.

Доколку сте заинтересирани за горенаведените производи, ве молиме слободно контактирајте не директно.  

Моб: +86-180 6922 0752

WhatsAPP: +86 180 6922 0752

Е-пошта: anny@veteksemi.com